近在做DDR2的时候遇到了几个小问题算不上技术的问题，但不解决这几个问题下面的工作无法进行。

调用了一个MIG的IP核，在对应板子的硬件原理图配置管脚时，IP核中对应的管脚是多个，如DDR2_CS_N<*>而在板子上对应的硬件原理图上却只有一个DDR2_CS_N。在这种情况下先给一个配置DDR2_CS_N所对应的管脚，其他的则配置此BANK下的没有用到的管脚，生成IP核后再相应的生成.UCF文件。在.UCF中再把那些配置没有用到的管脚的那些管脚注释掉。

遇到的另一个小问题是所用的开发板的晶振产生的时钟频率为100MHz，而我们需要分别产生250MHz和200MHz的时钟，利用锁相环路就可以实现这个目的。

锁相环是一种反馈控制电路。锁相环的特点就是利用外部输入的参考信号控制环路内部震荡信号的频率和相位。因为锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。

在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。

为了我们共同的目标“做专业的高速数据采集厂商”而共同努力！

关于坤驰科技：

坤驰科技是专注于高速数据采集与信号处理、高速数据存储与记录的高科技公司。坤驰科技为用户提供成熟的标准高速数据采集产品与技术，也可为用户提供定制化的高速信号采集解决方案。目前坤驰科技服务过的研究所、科研单位已达近百家。高速数据采集产品线涵盖PCIExpress、cPCI、PXIe、VPX、USB等总线，包含高速AD、DA平台、FPGA、DSP处理平台，SATA/SSD、Flash存储平台等。

全国咨询电话：400-000-4026
公司官方网站：http://www.queentest.cn
官方微博：http://e.weibo.com/queentest
官方微信：queentest或扫描：